# ⑩ 公 開 特 許 公 報 (A) 平3-296247

©Int. Cl. 5 H 01 L 21/76 21/336 29/784 識別記号 庁内整理番号

**49**公開 平成3年(1991)12月26日

S 6741-4M

8422-4M H 01 L 29/78

3 0 1 R 3 0 1 L

審査請求 未請求 請求項の数 2(全12頁)

②特 願 平2-98949

20出 願 平2(1990)4月13日

②発明者 森原 敏則 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

東京都千代田区丸の内 2丁目 2番 3号

四代 理 人 弁理士 深見 久郎 外2名

#### 明知一个数

1. 発明の名称

半導体装置およびその製造方法

### 2. 特許請求の範囲

(1) 半導体基板の主面上において、活性領域を包囲して全周にわたって略均一な高さで形成され、この活性領域を他と分離絶縁する素子分離 絶縁層と、

前記素子分離絶縁層で包囲された活性領域全域 に、前記素子分離絶縁層と段差が生じないように、 前記素子分離絶縁層と略同一の高さで平坦に形成 された半導体層と

を備え、

この半導体層の表面を棄子形成領域としたこと を特徴とする半導体装置。

(2) 半導体基板の主面上の所定位置に、活性領域を包囲して他と分離絶縁する案子分離絶縁 層を選択的にパターニング形成する工程と、

前記案子分離絶縁層を形成した後に、前記半導 体基板の主面上全域に半導体層を形成する工程と、 前記半導体層表面全域に、レジスト膜を略平坦 になるように塗布する工程と、

前記半導体層と前記レジスト膜を略同一の選択 比でエッチングすることにより、前記素子分離絶 緑層を全周にわたって露出させるとともに、前記 半導体層を前記素子分離絶緑層と段差が生じない 高さで平坦化する工程と、

前記半導体層表面に素子を形成する工程と を備えた、半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置およびその製造方法に関 し、特に、良好な素子特性を得るための案子分離 構造を有する半導体装置と、その案子分離構造を 効率よく形成するための半導体装置の製造方法に 関するものである。

[従来の技術]

以下、従来の半導体装置の案子分離構造および その製造方法の一例を、第6A図ないし第6D図 に基づいて説明する。これらの図は、フィールド

- 2 -

シールド部によって素子分離された活性領域にMOS (Metal Oxide Semicon ductor)型LDD (Ligtly Doped Drain)構造トランジスタを形成した 半導体装置の製造工程を順次示している。

この従来例においては、まずp型の半導体基板 1 表面の全領域に、熱酸化法などにより、約20 0 ÅのSiO2 膜2を形成し、その上に、減圧C V D 法などにより約2000 Åの多結晶シリコン 脳3を形成する。その後さらに、多結晶シリコン 脳3表面の全域に、C V D 法などによって約20 0 0 ÅのSiO2 膜4を堆積させる(第6 A 図)。

次に、写真製版技術とエッチングにより、SiO2 膜4、多結晶シリコン層3およびSiO2 膜2を順次選択的にエッチングして、フィールドシールド部5を形成する。その後、半導体基板1上全面に、CVD法などにより約2000ÅのSiO2 膜を堆積させ、異方性エッチングによって、フィールドシールド部5の側壁にサイドウォールスペーサ6を形成する。これと同時に、フィールスペーサ6を形成する。これと同時に、フィール

**—** з —

以上の工程により形成された低濃度 n 型拡散層 1 1 および高濃度 n 型拡散層 1 3 はソース/ドレイン領域となり、MOS型LDD構造の電界効果トランジスタが形成されることになる。

## [発明が解決しようとする課題]

しかしながら、上記従来の半導体装置およびそ の製造方法には、次のような問題点があった。

ドシールド部5以外の半導体基板1表面を露出させる(第6B図)。

次に、半導体基板1表面全面に、約200人のSiO2膜7と、約200人の多結晶シリコン層8と、約2000人のSiO2膜9を類次形成する。その後、写真製版とエッチングにより、SiO2膜9、多結晶シリコン層8およびSiO2膜7を類次選択的にエッチングして、ゲート部10を形成する。次に、半導体基板1上全領域に、リンや砒素などのn型不純物イオンを照射することによって、ゲート部10をマスクとして低濃度n型拡散層11が形成される(第6C図)。

次に、半導体基板1上全面にSiO2膜を約2000Å堆積させ、異方性エッチングを施すことによって、ゲート部10の側壁にサイドウォールスペーサ12を形成する。その後、半導体基板1上全域に、リンや砒素などのn型不純物イオンを照射し、ゲート部10とサイドウォールスペーサ12をマスクとして、高濃度n型拡散層13が形成される(第6D図)。

- 4 -

上においてパターニングされた寸法 a に比べて、 実際に形成されるゲート部10の幅 b が大きくなってしまう。

このようなデフォーカスの現象と、解像度 R,フォーカスマージン D F, 写真製版の光学系の開口数 N A などの関係を以下に説明する。

写真製版に用いる照射光の波長をえとすると、 解像度R. フォーカスマージンDF. および開口 数NAの間には、次の関係式が成立つことが知ら れている。

 $R = 0...6 \lambda / NA \cdots \cdots (1)$ 

 $DF = 1.39R^2 / \lambda \cdots (2)$ 

入が248nm(KrFレーザ),365nm (i線),436nm(g線)の3通りの場合に ついて、機軸に解像度R,経軸にフォーカスマー ジンDFをとって、開口数NAを変化させてプロ ットしたグラフを、第7B図に示している。なお、 解像度Rは、第7C図に示すように、披エッチン グ部21上でのレジスト膜22a,22bの間隔 をμm単位で表わす。また開口数NAは、光学系

- 6 · · · ·

の明るさや分解能を表わす量の1つで、第7日図 を参照して、屈折率nの媒質中にある光軸上の物 点23が入射ひとみ24の半径に対して張る角の の正弦と、その媒質の屈折率nの積(n・sin θ)で定義される。またフォーカスマージンDF は、デフォーカスが生じない、すなわち、第7E 図に示すレジスト膜25の上段の幅aと被エッチ ング物26表面上での幅bとがほぽ等しくなるた めの、レジスト膜25の最大長さしを規定するも のであって、L/2<DFの範囲において、aが bにほぼ等しくなるような値を表わしている。第 7A図に示すように、下地段差△Lのために、レ ジスト膜16の厚さがフィールドシールド部5の 上方(厚さしょ)で上記不等式を満たしたとして も、ゲート部10の上方(厚さし2)では上記不 **等式を満たさずにデフォーカスが生じるという現** 象が起こる。また、下地段差△LがDFの2倍よ り大きければ、ゲート部10上では必ずデフォー カスが生じてしまう。

このように、活性傾城における素子形成パター

- 7 <del>-</del>

以上のべた各問題点は、活性領域をフィールドシールドによって分離絶録する場合に限らず、たとえばLOCOS法によって素子分離絶縁層を形成した場合にも、ほぼ同様に生じる現象である。

本発明は上記従来の問題点に鑑み、写真製版時のデフォーカスの発生や、素子分離絶縁層の側壁の下部への異物の付着のない半導体装置、およびその製造方法を提供することを目的とする。

[課題を解決するための手段]

本発明の半導体装置は、半導体基板の主面上に

ンにデフォーカスが生じると、レジスト膜の写真 製版における露光パターンの寸法と実際に形成される素子の寸法が異なるという現象が生じ、設計 どおりの案子特性が得られないという問題がある。

下地段 登 Δ L が生じることによる第 2 の問題点は、ゲート部 1 0 を形成するためのエッチング工程においてフィールドシールド部 5 の側壁に異物が残り、この異物によって不都合な現象が生じるということである。

この異物が残る現象について、第8A図ないし第8C図に基づいて説明する。下地段差△Lがある場合には、第8A図とそのA-A断面図である第8B図に示すように、フィールドシールド部5の側壁の下部に、主として多結晶シリコンからなる異物27が沈着し、たとえば隣合うゲート部10間や、他の導電配線層間において短絡が生じるなどの不都合な現象が起こることになる。

この異物27の付着の原因は、第8A図のB-B断面図である第8C図によって次のように説明 される。ゲート部10を形成するためのエッチン

- 8 -

おいて、活性領域を包囲して全周にわたって略均一な高さで形成され、この活性領域を他と分離絶録する素子分離絶縁層と、半導体基板の表面上の、素子分離絶縁層で包囲された活性領域全域に、素子分離絶縁層と改差が生じないように、素子分離絶縁層と略同一の高さで平坦に形成された半導体層とを備え、この半導体層の表面を素子形成領域としたものである。

また本発明の半導体装置の製造方法は、半導体 基板の主面上の所定位置に、活性領域を包囲して 他と分離絶縁する案子分離絶縁層を選択的にパターニング形成する工程と、案子分離絶縁層を形成を形成する工程と、半導体層を関係にレジスト度を略同一の選択比でエッチングを略で出てなるように強布する工程と、半導体層を発子分離絶縁層を全間にわたって顕 出させるとともに、半導体層を素子分離絶縁層と 助差が生じない高さで平坦化する工程と、半導体 電表面に紫子を形成する工程とを備えたものであ

- 10 **-**

**5** .

#### [作用]

本発明の半導体装置によれば、素子分離絶縁層と段差のない平坦な半導体層上に素子形成領域を設けたことにより、素子をエッチング形成するためのレジスト膜を均一な厚さで形成することができるため、そのレジスト膜を写真製版する際のデフォーカスが抑制される。また、案子分離絶縁層と素子形成領域の境界に急峻な斜面が生じないため、エッチング工程における異物の付着による不都合な現象を防止することができる。

また、本発明の半導体装置の製造方法によれば、 半導体層上にレジスト膜を平坦に塗布し、このレ ジスト膜と半導体層とを同一の選択比でエッチン グすることにより、素子分離絶縁層と段差のない 平坦な半導体層を容易に形成することができる。 [実施例]

以下本発明の一実施例を、図面を参照しながら 説明する。

第1図は、本実施例において製造された半導体

- 11 -

度n型拡散層13が形成されており、これらはM OS型LDD構造のソース/ドレイン領域を構成 する。

次に、以上のように様成されたMOS型LDD 構造トランジスタの製造方法を説明する。本実施 例の製造方法においては、まず、p型半導体基板 1表面の全領域に、熱酸化法などにより、約20 0人のSiO2 膜2を形成し、その上に、滅圧C VD法などにより、約2000人の多結晶シリコン層3を形成する。その後さらに、多結晶シリコン層3表面の全域に、CVD法などによって約2000人のSiO2 膜4を堆積させる(第2人図)

次に、写真製版技術とエッチングにより、SiO₂ 膜4. 多結晶シリコン層 3 およびSiO₂ 膜2を順次選択的にエッチングして、フィールドシールド部5を形成する。その後、半導体基板1上全面に、CVD法などにより約2000ÅのSiO₂ 膜を堆積させ、異方性エッチングによって、フィールドシールド部5の側壁面にサイドウォールスペーサ6を形成する。これと同時に、フィー

装置の断面構成を、模式的に示している。同図に示す半導体装置は、p型の半導体基板1上において、SiO2 膜2、不純物をドーブした多結晶シリンの一般ではないでは、ではないではないでは、ではないでは、ではないでは、ではないではないでは、変子を形成するでは、変子を形成するでは、変子を形成するでは、変子を形成するでは、変子を形成する変子分離絶縁層を構成する。

この素子分離絶縁層で包囲された領域の半導体基板1表面上には、半導体層としてのシリコンエピタキシャル膜14が、フィールドシールド部5と略同一の高さで平坦に形成されている。シリフで、大純物をドープした多結晶シリコン層8おられて、不純物をドープした多結晶シリコン層8おられて、での側壁にはサイドウォールスーサ12が形成らの側壁にはサイドウォールの側壁の直下によりの側壁にはかけて、低渡度n型拡散層11と高渡

- 12 -

ルドシールド部 5 以外の半導体基板 1 表面を露出させる(第2 B 図)。

以上の工程は、上記従来の製造方法の場合と同様である。\*

本実施例では、次に、フィールドシールド節5で囲まれた活性領域の、半導体基板1の表面に、シリコンエピタキシャル膜14を形成する。このシリコンエピタキシャル膜14の形成には、CVD法の一種である気相エピタキシャル成長法(VPE:Vapor Phase Epitaxy)を用いる。シリコン単結晶のVPEによる形成においては、まずシリコン単結晶のVPEによる形成においては、まずシリコン単結晶のVPEによる形成においては、まずシリコン単結晶からなる半導体基板1を約1200℃に加熱し、HClガスによって表面の研摩(気相エッチング)を行なう。次に原料気体であるSiCl4とH2を反応管中に導入する。Siが折出する反応は、

S i C 1 4 + 2 H 2 5 S i + 4 H C 1

である。この反応は化学反応で、SiClaと H2の濃度の比などが適当な条件を満足するとき、 Si単結晶がエピタキシャル成長する。

- 14 -

シリコンエピタキシャル膜 14に不純物をドーピングする必要がある場合には、反応管中に PH a (n型用) あるいは  $B_2$   $H_6$  (p型用) を導入すればよい。

シリコンエピタキシャル膜14を形成した後、その表面全域に、レジスト膜15を塗布する。レジスト膜15の塗布に際しては、その表面が平坦になるように、たとえばスピナーによって半導体基板1を高速で回転させる。第2C図に、シリコンエピタキシャル膜14上にレジスト膜を平坦に形成した状態を示す。

次に、半導体基板1上の全域において第2D図に示す状態、すなわち、シリコンエピタキシャル膜14表面とフィールドシールド部5の上部が平坦で、かつほぼ同一面上になるようにエッチングを行なう。このエッチング工程は、シリコンエピタキシャル膜14とレジスト膜15が同時の選択比でエッチングされるようにする

- 15 -

次に、半導体基板1上全面に、厚さ約2000 AでSiO2 膜を堆積させ、これに異方性エッチングを施して、ゲート部10の側壁にサイドウォールスペーサ12を形成する。その後、半導体基板1上全面に、リンや砒素などのn型不純物イオンを照射し、ゲート部10とサイドウォールスペーサ12をマスクとして、高濃度n型拡散層13を形成する(第2F図)。

以上の工程により製造された、本実施例におけるMOS型LDD構造電界効果トランジスタによれば、次に示す効果が得られる。

まず第1に、ゲート部10をエッチング工程に おいて形成するためのマスク16をパターニング する写真製版におけるデフォーカスを防止するこ とができる。すなわち、第3A図に示すように、 レジスト膜16を、Lr/2<DFになるような 厚さで均一に塗布することができるため、レジス ト膜16表面上における露光パターンの幅 a と、 形成されるゲート部10の幅 b とが等しくなるよ うにすることができる。したがって、露光パター ためには、たとえばエッチングガスとしてCF4などを用いたスパッタエッチングの場合であれば、低真空中でイオンを加速する電界をある値以上に高くすればよい。またレジスト膜15の材質として、シリコンエピタキシャル膜14と同じエッチングレートを有するものを用いることによっても、活性領域の平坦化を図ることができる。

次に、シリコンエピタキシャル膜14上に、無 酸化法によって厚さ約200人のSi02 膜7を 形成し、その上に、たとえばCVD法によっな品 リコン層8を形成する。さらにその上に、写真約 2000人のSi02 膜9を形成した後、写真 版とエッチングによって、Si02 膜9,多結晶 シリコン層8およびSi02 膜7を 順次 選択的に シリコン層8およびSi02 膜7を 順次 選択的に かまし、ゲート部10を形成する。その後、リリコン層8およびSi02 膜7を 順次 とない シリコン層8およびSi0~ 膜7を 順次 とない シリコン層8およびSi0~ 膜7を 順次 とない シリコン層8およびSi0~ 膜7を 原 ではまし、ゲート部10を でなくとして、 では、 1 上 を 2 E 図)。

**-** 16 -

ンの設計寸法と、活性領域の表面に形成される実際の素子の寸法が一致し、設計どおりの素子特性 を得ることが可能になる。

また従来技術の第8B図に対応する断面は、本 実施例においては第3B図に示すようになり、フ ィールドシールド部5の近傍においても、ゲート 部10は平坦な面上に形成されている。したがっ て急峻な傾斜を生じることもなく、ゲート部10 を形成するためのエッチング工程において、第8 C図に示したような異物27の付着現象が生じる こともない。その結果、異物によるゲート部同士 あるいは導電配線同士の短絡などの不都合の発生 も防止される。

さらに、エピタキシャル腹14の存在により、 第3C図に示すように、活性領域表面に形成され る導電配線のためのパッド29と、フィールドシ ールド部5のフィールド電極3との間隔が保たれ るため、両者の間の絶縁特性も向上する。

以上の実施例は、活性領域の分離絶録をフィー ルドシールド部のフィールドシールド電極にバイ

**- 18 -**

アス電圧を印加することによって行なう方式につ いて述べたが、本発明の適用はこれに限られるも のではない。他の素子分離方式である、たとえば いわゆるLOCOS法によって、第4A図に示す ように、紮子分離絶縁層29を形成することによ って素子分離絶縁する場合にも、本発明を適用す ることができる。この場合にも、上記実施例の場 合と同様に、デフォーカスの解消や異物の付着現 象を防止することができる。また、素子分離絶縁 園 2 9 によって活性領域を分離する場合、素子分 離絶縁層29の下方にp型不純物イオンをドーピ ングして形成した、いわゆるp゚ アイソレーショ ン30とソース/ドレイン領域31との間に、シ リコンエピタキシャル届14が介在することにな るため、この間の絶縁がより確実になり、リーク 電流の減少を図ることも可能になる。

しかしながら、LOCOS法によって形成された案子分離絶縁層29の厚みが滑らかに変化しているため、その上部にアルミニウム配線などを行なうときに断線を生じないという長所がある。 し

- 19 -

から温度を精密に制御しながら蒸発させることによって、基板上に単結晶状態の薄膜をエピタキシャル成長させる技術である。このMBEによるエピタキシャル成長は、半導体基板として、高速性に優れたGaAsを用いる場合に特に有用である。

かしながらその半面、分離領域の周辺の部がピーク32(第4B図参照)の形状の側側のあった、 との、素子分離絶縁層29ののを出ている。というである。というである。というである。といっている。というでは、 はカイールができる。というでは、 はカイールができる。というできる。というできる。というできる。というできる。というできる。というできる。というできる。というには、 はカイールがは、のの場所によっている。は、 なる。というには、 はた素子のには、 なる。というできる。というに適用されるということができる。に適用されるということができる。にはいてきる。にはいている。には、 なる。に適用されるということができる。に適用されるというに適用されるという。に適用されるということができる。に適用されるということができる。

なお、上記実施例において、シリコンエピタキシャル層14の形成は、VPE法によって行なったが、その他のエピタキシャル成長法、たとえば分子線エピタキシャル成長法(MBE:Molecular Beam Epitaxy)を用いて成長させることもできる。このMBEは、真空中で原料物質や不純物を、それぞれ独立の蒸発源

- 20 -

#### [発明の効果]

以上述べたように本発明によれば、活性領域の 案子が形成される面と、案子分離絶縁層との間に 段差がないため、案子を形成するためのレジスト を写真製版する際のデフォーカスの現象や、エッ チング時の異物が案子分離絶縁層の側壁に付着す

- 22 -

るというような不都合な現象を防止することがで きる。それにより、設計された衆子パターンの寸 法と、実際に形成される業子の寸法の誤差が大幅 に減少するとともに、異物による導電配線間の短 終等の不都合な現象を防止することが可能になる。 その結果良好な特性を有する半導体装置を、歩留 りよく製造することが可能になる。

#### 4. 図面の簡単な説明

第1図は、本発明の一実施例おける半導体装置 の構造を模式的に示す断面図である。

第2A図ないし第2F図は、本発明の一実施例 において殴る半導体装置の製造工程を、順次模式 的に示す断面図である。

第3A図ないし第3C図は、それぞれ本実施例 における効果を説明するための図であり、そのう ち第3A図は、本実施例の半導体装置をそのゲー ト部10を横断する断而で切断した断面図、第3 B図はゲート部10に略平行でかつゲート部10 含まない鉛直面で切断した断面図、第3C図は、 活性領域にパッド29を形成した場合の断面図で

\_ 23 \_

第8A図ないし第8C図は、従来の半導体装置

の製造工程における、フィールドシールド部側壁 への異物の付着の現象を説明するための図であり、 そのうち第8A図は平面図、第8B図はそのA-A断面図、第8C図はB-B断面図を示している。 図において、1は半導体基板、5はフィールド シールド部(素子分離絶縁層)、6はサイドウォ ールスペーサ、10はゲート部、11は低濃度n 型拡散層、13は高濃度n型拡散層、14はシリ コンエピタキシャル膜(半導体層)、15はレジ スト膜である。

なお図中、同一番号を付した部分は、同一また は相当の要案を示す。

三菱電機株式会社 特許出願人 弁理士 深 見 久 (ほか2名) ある。


第4A図は、本発明をLOCOS方によって消 せした素子分離絶縁層29により活性領域を分離 絶縁する場合に適用した半導体装置の断面図、第 4 B図はその紫子分離絶縁層29の拡大断面図で ある。

第5A図ないし第5C図は、本発明の他の実施 例である、シリコンエピタキシャル層1.4を選択 的エピタキシャル成長法により形成する場合の工 程を順次示す断面図である。

第6 A 図ないし第6 D 図は、従来の半導体装置 の製造工程を順次模式的に示す断面図である。

第7A図は、従来の半導体装置の製造工程にお けるデフォーカスの現象を説明するための断面図、 第7B図は、レジスト膜の写真製版における解像 度RとフォーカスマージンDFの関係をグラフに 示した図、第7C図は解像度Rを説明するための 図、第7D図は、開口率NAを説明するための図、 第7E図は、レジスト膜の断面形状とデフォーカ スの関係を説明するための断面図である。

- 24 -



1: 半導体基板

5:プールドシールド部 **~(素子分離 絶縁層)** 

6: サイドウォール スペーサ


10: 十一十部

11: 低濃度 n型拡散層


13: 高濃度 n 型拡散層

14: シリコンエピタキシャル膜(半導体層)


第 2 A 図



第 2 B 図




第 2 C 図




14:シリコンエピタキシャル膜(半尊体層)

15: レジスト膜


第 2 D 図




第 2 E 図




第 2 F 図









第 3 B 図




第 3 C 図




第 4 A 図




第4B図







第7A図




# 第 78図




# 第70図







第7日図







第88図



第 8 C 図

